6nm / 7nm 殘差傳遞電路

三種假設下的 Top-level Placement

SF_RESBUF_12b_600MS | 整合報告第二版 | 2026-09-24

本版怎麼改

採用「先聲明合理假設，再畫完整配置」的方式：保留電路修正清單，但不讓尚未完成的驗證阻止概念設計。三張 top-level 圖明確畫出功能分區、差動陣列、比較器、buffer、求和、積分器、量化器、bias、clock 與數位輸出位置。

三種方案

A：短訊號路徑。 保留單一 RT 與主要現有階層，MAIN→RT 直接相鄰，DSM 上下配置。用來建立較少架構改動的配置基準。

B：Replica 匹配。 採 FB0 / MAIN / FB1 三欄，匹配比較器負載、buffer 環境與 clock 支路；假設加入 FB 負載等效網路。建議作為與教授討論的第一張主方案圖。

C：各通道獨立驅動。 MAIN CDAC 共同提供殘差，新增一個 RT，形成 RT0/FB0 與 RT1/FB1 兩組局部匹配。優先降低兩個 DSM 經 RT 輸出互相擾動的機會。

圖面與閱讀方式

第 2 頁為共同假設；第 3-5 頁為三張可放大閱讀的橫式 top-level 圖；第 6-7 頁比較取捨與驗證項目；第 8-24 頁保留兩份原報告整合後的電路稽核、局部配置、routing / LVS / DRC / PEX、研究方法與來源。

三方案是設計提案，不是模擬結果。圖中「新增」代表該方案必須同步更新 schematic 的元件；不是目前 netlist 已存在。原始 netlist 未修改，兩份原 PDF 與核對資料仍保留為附件。

三方案的共同前提：先假設這些已解決

以下假設專供本版概念 floorplan 使用。只要在圖旁講清楚，就可以先規畫相鄰關係、路由通道和匹配區；進入真實 layout 時再依檢查結果調整。

編號	共同採用的假設	後續將它轉成實際條件的方法
H0：功能基準	CDAC 開關 / 底板、SF、bias、CMFB、DSM 回授及數位時序已修正並可工作	以同一份修正後 schematic 跑 DC、transient 與必要 loop 分析；修正清單保留在正文
H1：製程	先假設單一 7nm 類比 PDK，有合法 FinFET、MOM/MIM、R 與完整 DRC/LVS/PEX	取得實驗室 PDK 後映射；若改 6nm，先保留相鄰 / 匹配原則，再重新 sizing 和驗證，不按節點比例縮圖
H2：工作範圍	暫以 0.8V、600MS/s 的設計目標規畫，假設所選器件可支援端點電壓	工作點、bootstrap stress、settling 與 clock/PVT 驗證；目前不宣稱達到該性能
H3：CDAC	為便於比較，暫用每側 130 個 5.39fF 單元、總 700.70fF；冗餘切換已定義	這是新基準，與原檔 700.89fF 不同；正式採用時更新 schematic / 模型與容值規格
H4：版圖資源	假設可提供安靜 reference / bias、屏蔽、tap / 隔離與 routing 通道	按 PDK 決定實際層別、spacing、shield、fill、well 和電源尺寸
H5：尺度	圖形只表相對位置與面積預留；尚未固定 die 外框	若討論需要，可另以原文件 160×230μm 作初始包絡估算；不能由圖形推定實際放得下


兩類問題分開處理： H0-H5 是三方案共享的設計前提；A/B/C 則是 placement 與架構選擇。報告先把圖畫完整，後續結果若不滿足某假設，就回到對應項目修改，而不是將整張圖視為失效。

圖例： 藍色 = 類比訊號；綠色 = bias/reference；橘色 = clock/control；淡紫色 = replica / CDAC；虛線紫框 = 方案新增器件或負載；灰色虛框 = 隔離 / tap 預留。P/N 是差動兩側。箭頭只標主要類比路徑，未畫出全部 clock、code、供電與回流線。

ASAP7 若缺所需 passive / 驗證支援，不直接滿足 H1；可作為另一研究平台，依正文的研究型流程重新定義 passive 與 LVS coverage。[R1, R2]

方案 A | 短訊號路徑：單 RT、上下 DSM

Top-level placement | 共同 H0-H5 假設成立 | 相對位置，非比例版圖 | P/N 為差動兩側



A 的假設

單一 RT 有足夠驅動能力；兩條 RT→Σ 支路可用 routing 平衡。MAIN 原 dummy 暫保留，作較少架構改動的基準。

數量 / 新增

1 RT、2 FB；1 個 DCDU1。沒有新增 FB dummy 或 Zrep；H0 的功能修正仍要先進入 schematic。

希望得到什麼

MAIN→RT 高阻線最短；分區清楚，容易先完成關鍵 analog nets。

最需比較

RT/FB 負載差異、通道相互擾動、clock 支路差異。圖形對稱不代表這些已消失。

線條讀法


藍：analog；綠虛線：bias；橘虛線：clock 通道示意。未畫全部電源、code、回授與回流。

圖面表示 placement 分區及主要網路走廊，非詳細繞線；隔離框是假設 PDK 可提供的預留空間。

來源：原 netlist + 兩份報告的功能拆分；三方案與新增器件是本版工程提案。元件尺寸與間距待 PDK sizing。

方案 B | Replica 匹配：FB0 / MAIN / FB1 三欄

Top-level placement | 共同 H0-H5 假設成立 | 相對位置，非比例版圖 | P/N 為差動兩側



B 的假設

H0-H5 成立；新增 Zrep0/1，可近似 RT 所見的額外通道負載。先以此假設完成三欄規畫。

明確的 schematic 變更

移除 MAIN 原 dummy；兩個 FB 各新增 dummy COMP。新增 DCDU0 與兩個 Zrep。比較器是 top-plate 支路，不串接 buffer。

優先匹配

三個 CDAC 核心、三個 buffer、P/N 金屬 /via、pin access、dummy 與 fill 環境。

不能省略的驗證

Zrep 動態誤差、Afb/Asig、DCDU code/PVT 覆蓋、跨 tile coupling。

新增的意思


紫色虛框是本方案明確採用的新增假設；實作前需有真正電路及 LVS reference。

圖面表示 placement 分區及主要網路走廊，非詳細繞線；隔離框是假設 PDK 可提供的預留空間。

來源：原 netlist + 兩份報告的功能拆分；三方案與新增器件是本版工程提案。元件尺寸與間距待 PDK sizing。

方案 C | 通道局部匹配：雙 RT、雙 FB

Top-level placement | 共同 H0-H5 假設成立 | 相對位置，非比例版圖 | P/N 為差動兩側



C 的假設

MAIN CDAC 能容納兩個 RT gate 與分支 wire C；各 RT 驅動自己的 DSM，輸出端負載可局部匹配。

明確的 schematic 變更

新增 RT1、bias branch；新增 DCDU0；MAIN 原 dummy 改為兩個 FB dummy。假設額外偏壓 / 功耗可接受。

有何幫助

RT0/FB0 和 RT1/FB1 靠各自 Σ，降低經共享 RT 輸出的耦合路徑；不是完全隔離。

代價轉到哪裡

MAIN top-plate 輸入 C 增加。高阻 gate 分支、kickback、供電 / bias 仍會耦合。

負載條件

不加 B 的第二支路 Zrep。FB top-plate 負載仍需按 MAIN 的雙 RT gate 環境重新評估，非自動匹配。

圖面表示 placement 分區及主要網路走廊，非詳細繞線；隔離框是假設 PDK 可提供的預留空間。

來源：原 netlist + 兩份報告的功能拆分；三方案與新增器件是本版工程提案。元件尺寸與間距待 PDK sizing。

三方案比較：先選優先目標，再選圖

項目	A：短路徑基準	B：Replica 匹配	C：每通道獨立 RT
主要假設	共享 RT 的驅動能力足夠；輸出分支可平衡	各 FB 的負載可用 Zrep 模擬 RT 所見額外負載	新增 RT 的輸入負載可由 MAIN top plate 承受
RT / FB 數量	1 RT、2 FB	1 RT、2 FB	2 RT、2 FB
比較器負載	保留 MAIN 的原 dummy 位置，作基準候選	MAIN 只留真比較器；兩個 FB 各放 dummy	MAIN 同時承受兩個 RT gate；FB dummy 需按實際 load 調整
Clock cell	C0 buffer；C1 DCDU，保持現有不對稱作基準	兩支路同類 DCDU；假設 C0 固定 code、C1 可調	同 B；clock 與 RT/FB/DSM 分成左右局部通道
Routing 優點	MAIN→RT gate 線短；critical nets 容易先繞	三陣列同列；對照 pins / 金屬與 replica 環境較直觀	每組 RT/FB 靠自己的 Σ；輸出支路較局部
Routing 代價	共享 RT 需跨上下通道；負載 / clock 本來不等	跨 tile 配線、Zrep 與三欄寬度增加	MAIN top plate 需扇出到兩個 RT，gate 線更敏感
主要 PEX 風險	RT/FB gain-phase mismatch、CH0/1 相互擾動	Zrep 只能近似動態負載；clock / fill / 熱梯度仍可能不同	MAIN top-plate C 增加、額外 RT kickback、功耗與失配
LVS / DRC 代價	相對少的架構新增；仍須 H0 修正	新增 / 移動 dummy、DCDU0、Zrep；更新 hierarchy / well/tap	再增加 RT1 與 bias branch；需更多 isolation / 供電空間

討論起點：B。 它最能表達此架構希望 signal 與 feedback path 匹配的目的，也接近 Claude 的完整三欄 floorplan。但這是工程判斷，不是已證明性能最佳。A 可作較少架構改動的參照；C 在共享 RT 的跨通道擾動或輸出路由成為主要限制時才值得優先評估。

不能只因 C 的 Σ 線更短就判定它更好：代價可能移到更敏感的 MAIN top plate。也不能只因 B 外觀對稱就推定 Afb=Asig；必須把負載狀態、器件工作點和寄生一起模擬。

把假設變成能驗證的設計決策

項目	A 要確認	B 要確認	C 要確認
高阻輸入	MAIN top-plate→單 RT 的 C / kickback	三套 top plate 的差動 C、比較器負載與 switching activity	雙 RT gate 及分支 wire C，對 CDAC settling / noise 的影響
Buffer load	RT 接兩通道時的輸出誤差	Zrep 是否近似額外通道的阻抗、切換狀態與共模	各 RT/FB 是否真有相近端點負載；共享 MAIN / bias 殘留耦合
Clock	C0/C1 不同 cell 的 delay、slew、setup/hold	兩 DCDU 全 code/PVT 覆蓋是否包含目標相位	同 B，另查獨立 RT 啟閉與 sampling/reset 協調
實體驗證	H0 修正後的最小階層與 pin 表	新增元件、Zrep 的 extractable implementation 與完整 LVS	RT1 的新增器件 / well / bias / power net 與新增負載

新增器件需要明確電路版本

B 的 Zrep0/1 是待設計的負載等效網路，不能只畫一個名叫 dummy 的框就算完成。它可能需要 resistor、capacitor、開關與控制；以 PEX / transient 找到足夠的近似，再放入 source schematic 並由 LVS 比對。

B/C 的 DCDU0 固定中間 code 只是調整基準的方法之一，不保證 C1 能修正任何正負 skew。應先建立兩邊 delay(code,PVT) 的範圍，確認目標相位有交集。圖中數位輸出區沿用 12 個原始 output DFF 的記號，另預留完成 DSM 數位合併所需邏輯，不宣稱原檔已實現完整數位重組。

比較時分成兩層實驗

第一層：只比較 placement。 在 A、B 或 C 任一固定電路版本內，比較基本配置與加上 matching / routing 約束的配置，保持同 netlist、PDK、device sizing、router 與抽取設定。

第二層：比較架構方案。 比較 A/B/C 時，因 RT、dummy、clock 或 Zrep 不同，需同時列出電路修改、功耗、面積和寄生；不能把所有性能改善歸功於 placement。三張圖提供可測試的起點，選擇以結果為準。

接下來的電路稽核和 PDK 條件，是正式實作時驗收 H0-H5 的清單；概念圖階段已明確假設它們可以成立。

先確定 6nm / 7nm 的研究範圍

Claude 報告第 1 頁假設「ASAP7 r1p7 是專案現有 PDK」。本次收到的資料並未附上該 PDK 或實驗室工具清單，因此改列為可選研究路徑，不當成既定事實。[C, R1]

路徑	適用目標	開始 placement 前必須確認
實際 foundry 6nm / 7nm PDK	與實驗室製程、電路性能及實際設計流程相連	PDK 版本、合法 FinFET / passive PCell、供電範圍、LVS device mapping、DRC / PEX deck 與工具版本
ASAP7 7nm 預測型 PDK	可重現的 placement / routing 研究示範	取得完整驗證檔與模型；確認 passive 的表達與抽取方法；成果表述為研究型流程，不能宣稱通過特定 foundry signoff

優先順序： 若實驗室已有授權 6nm / 7nm PDK，使用該套完成驗證；若沒有，才以 ASAP7 展示方法。不能把 netlist 中的「5nm」字串改成「7nm」就當成製程轉換，也不能依節點比例縮放 W/L。

ASAP7 官方公開儲存庫將它列為預測型 PDK，並指出 Calibre decks 需另行取得；安裝公開 repository 不代表 DRC / LVS / PEX 已齊備。[R1] 使用說明記錄 r1p7 曾測試 Calibre 2017.4_19.14，並記錄與 2018.2_52.40 的 xACT 不相容；這是該版本文件的紀錄，仍須實測實驗室環境。[R2]

TSMC 官方說明其 N6 與 N7 具有相容的設計規則、模型及 IP 遷移路徑；這項敘述僅適用該產品系列，不能推廣到 Samsung、ASAP7 或任意名為 6nm / 7nm 的 PDK。[R3]

本報告如何使用尺寸

不沿用 Claude 的 160 × 230 μm 作為必須達成的外框；該數字由原 netlist / 論文脈絡而來，未經本電路的合法器件、passive、routing、tap 和 fill 面積驗證。所有新示意圖均採相對位置、不標 μm。

M0 / M8 / M9、gate pitch、fin pitch、電容密度、合法 L / nfin 都需由選定 PDK 決定。正文使用「local / 中層 / 高層」分工，不將 ASAP7 的層名與尺寸當成 6nm 通用規則。

電路拆分與數量核對

此檔案包含完整 SAR + 雙通道 DSM 架構草案，不只是 residue buffer。兩份報告的功能拆分可整合成以下八個 placement 區。[N, C pp.1-2, G pp.4-5]

區域	主要 instance	擺放目的
MAIN 取樣 / CDAC	XI_cdac，含 XI_swp/swn 與 bit switches	輸入短線、差動對稱、top plate 低寄生
比較器 / SAR	XI_comp、XI_comp_dum、XI_sar	比較器貼 top plate，SAR 邏輯靠開關端
RT 核心	XI_rtbuf	居中驅動兩個 DSM；控制分支負載
兩套 FB 副本	XI_dsm0/1.XI_fb_cdac、XI_fb_buf	與 MAIN / RT 對應幾何一致，FB 負載另核對
兩個 DSM	XI_intg、XI_qnt、RR_sum / RR_fb	求和電阻貼近輸入，積分節點就近連接
偏壓與 CMFB	XI_bias；buffer 內部 CMFB	buffer bias 對稱分配；CMFB 各自局部閉環
clock	XI_asc、XI_dcdu1、外部 clocks	遠離高阻 analog；接收端相位 / slew 可控
數位輸出	XI_oreg0…11、XI_clkbuf0/11	放外側，減少數位回流對類比區干擾

重新計算的展開數量

以 subcircuit 逐層展開、每條 M / C / R 定義計一筆：1,215 個 MOS entries、88 個 C entries、22 個 R entries；其中 348 個 MOS entries 使用名稱含 5nm 的模型。共有 23 個 subcircuit 定義。這與 Claude 的主數量一致。

以上不是 fin 總數，也不是乘入 M 之後的等效單管數，更不是製程映射後的版圖器件數。修正、拆分、dummy 或 clock branch 增加後必須重新盤點。

原始數位輸出為 12 個 DFF；Claude 圖 1 中寫成 13 個，整合版更正。另有 SAR、quantizer 與控制內部 DFF，不能混入 output-register 數量。

以 `$` 後為註解的讀法，88 個 C 的字面值相加約 5.79234 pF；這只是容量清單合計，不代表輸入所見電容或實體 passive 面積。每側 CDAC 含冗餘為 700.89 fF；若改為 130×5.39 fF 則為 700.70 fF，需同步改規格與 schematic。

正式 placement 前的修正關卡

以下為兩份報告一致、並由原始 netlist 可直接回查的重點。LVS clean 不能證明此電路功能成立。[N, C pp.6-8, G pp.5-6]

位置 / 優先	靜態證據	進入 placement 的條件
L557-593；947-979 / P0	bit switch 的輸出接 top plate；多個電容 bottom plate 只有單端使用	完成每 bit / 每 phase 的 charge-redistribution 接線表
L469-487 / P0	REFP 與 REFN 控制不是完整互斥；所謂 dummy MOS 有訊號驅動	驗證全部控制狀態、非重疊切換與 reference 短路電流；區分電氣元件與幾何 dummy
L778/785/843/845 / P0	PMOS 為 D=VOUT、S=VDD、B=VOUT，與 source follower 標籤不符	選擇可工作的 SF 拓樸、偏壓與輸入共模；確認 body 及端點容限
L516-532 / P0	bootstrap 飛跨節點有 800Ω / 150Ω 分壓，未形成可直接採信的 clamp	以完整時序模擬 Ron、settling、boost 與 terminal stress；不以註解判定可靠性
L1045-1053 / P0	bias PMOS 支路未接成完整供電路徑；MM_pcas D=S；VBIAS 缺 DC 注入	重新建立 current reference / startup，完成工作點及 PVT
L1006/1015/1173 / P0	RT 用 net_vbias；FB 與 gm 用通道內 net_vb，未共用且缺供給	建立明確 bias ports；分別確認 buffer bias 與 integrator bias
L704-710 / P0	7 個 delay instances 傳 5 nodes，INV_7N 只有 4 ports	修正介面 / cell；完成 netlist parser 與 pin mapping 檢查
全檔 / P0	混用模型名稱、理想 passives 與未確認參數	統一 PDK、器件類型、SPICE / CDL 方言及合法 PCell

P0 表示會改變拓樸、介面或器件清單，應先完成；不是 foundry 對錯誤的正式分級。

不直接採納的修法： NMOS SF 是候選方案，但在 0.8V 下仍須驗證 VGS、輸入 / 輸出共模與電流源 headroom。刪除 bootstrap 分壓後也不能假設電路即安全；額外端點電壓須由 transient 與可靠性規則確認。

功能與 replica 匹配的剩餘問題

問題	接線依據	整合後的處理方向
CMFB reference / 單邊 C	L801-810、850-857：reference 僅電阻到 VSS；5fF 只加 P 側	建立真正共模參考，檢查負回授符號、差動負載與穩定度；不能任意補 N 側就結案
比較器內部節點	L612-615：net_ip/in 無可見 precharge / 上拉路徑	以已驗證 comparator 架構重建；確認 reset、evaluate、kickback
SAR 與 DFF	L419-428、650-657：7 顆同 clock 同 D；DFF 拓樸需審查	補逐位 sequencer，驗證 state / timing；功能驗收早於 layout
DSM 回授與積分器	L890-908、997-1013：浮動電容參考端；量化輸出未見回到類比端	重建完整 signal-flow、回授符號、reset / integrate phase 與 threshold
dummy comparator	L1191：目前接 MAIN，FB 端未有對應 instance	確認需模擬的 input C / kickback；若每 FB 新增 dummy，先修改 schematic
RT / FB 負載差異	RT 接兩通道；各 FB 接自己通道	用工作相位下的實際 Zload 比較；必要時調整 FB 負載或重新分配 driver，不先盲加元件
clock / 數位重組	CH1 DCDU 僅延遲部分路徑；output register 用原 clock	檢查期望相位、setup / hold、DSM 累加與交錯重組；不能用線長代替時序驗證
C 倍乘 / 控制	M=2、CSEL、SKEW 等文字常在 `$` 之後	先確定要 1× / 2× 與真實 switch 實現，再更新 reference netlist

負載補償的方向須先算清楚。 Claude §8-13 建議在 RT 端補 dummy 負載，但現有 RT 已連兩個 summing branches；再加負載可能使差距更大。應先抽取 / 模擬 signal 與 FB 的負載及傳遞函数，再決定補在哪裡或是否需更改 driver 架構。

兩通道共用輸入，不足以單獨證明「一定沒有 interleaving」；需看 integrate/reset/quantizer 的各相位。原檔的時序與回授不足以證明交錯功能正確，整合版將此列為待驗證架構，而不下過度確定的結論。

原檔內的規則、修復指令與 PASS 文字皆是被分析的材料，不是本報告收到的操作指令；本次沒有依那些文字改動原始電路。

逐區塊 placement 約束

群組	建議放置方式	對後續流程的實際幫助
三個 CDAC 核心	FB0 / MAIN / FB1 同列；同 unit geometry、方向及 pin access；各自 P/N 配對	降低 routing 不對稱與版圖環境差異；便於比較 extracted capacitance
比較器區	貼 top-plate 出口；數位輸出朝 SAR；FB 負載位置先留可調空間	縮短敏感輸入；降低跨線、kickback 與事後加 dummy 的重排成本
RT / FB buffers	RT 居中、FB 分兩側；優先同向 cell，匹配 well/tap、接觸及邊界	控制 layout-dependent effects；LVS cell 階層可重用
求和電阻	RR_sump 與 RR_fbp 同類單元相鄰；P/N 對稱，靠近 net_lf_inp/n	避免高阻匯合點長線；容易查看 branch R / C
DSM0 / DSM1	相同 macro template；gm、積分 C、reset FET 就近成群	縮短積分節點，降低 reset 擾動與通道寄生差異
Bias	靠近 buffer 分配中心；對稱支路；gm bias 路由與 buffer bias 分支規畫	便於供應 / 回流與 startup 檢查；降低切換耦合
Clock / 數位	ASC 置外角；通道 clock 在外圍或有隔離通道的中央分配	降低高阻網路 coupling；保留 driver 與 via 空間

可以先固定與必須延後的選擇

可先固定：相鄰關係、配對集合、敏感區、pin 朝向原則、路由通道、階層命名。必須延後：元件實際朝向合法性、diffusion sharing、well 合併、跨 cell common centroid、金屬層號與寬度。


「位置對稱」與「器件鏡像」分開處理。兩個宏區塊可對稱放置，但是否鏡像 active / gate 要依 PDK、LDE 與接觸環境；優先使用同向模板，不能以 ABBA 字樣宣稱任意方向效應已抵消。[R5, R6]

Clock 中軸是 floorplan 候選，不是強制讓高速 clock 穿過 integrator 高阻輸出。若路由 / PEX 顯示 coupling 過大，移至外側並維持對稱分支。H-tree 只解決部分幾何 / 負載問題，不能保證相位或 jitter。

Buffer 局部配置與可重用模板


Local placement | reusable buffer + capacitor matching

Instance labels follow the source file. Device topology, bulk connections and CMFB must be corrected first.



Equal-unit example

A / B common centroid



Concept only; NOT a 7-bit map.

For the actual CDAC:

Confirm unit count + redundancy

Use legal MOM / MIM unit cells

Distribute weights and reserve routes

Match top / bottom-plate parasitics

Keep dummy + fill environment equal

Copy this template to RT, FB0 and FB1 after circuit validation.

Match orientation, contacts, metal/vias, well/tap distance and loading.

M is not automatically the PCell finger count. Confirm nfin / nf / m.

CC_vcm_ff exists on P only in the source: resolve this asymmetry first.

Do not merge independent CMFB loops or unrelated diffusion nets.

Sources: netlist static review; Wu et al., TODAES 2016; Lin et al., IEEE TCAD 2013. See placement_review.md.


沿用原 instance 名稱以便對照；圖上的 NFIN / M 是原檔記錄，不是已核准的 6nm / 7nm sizing。D/S/B、供電、CMFB 接線需先按「正式 placement 前的修正關卡」與「功能與 replica 匹配的剩餘問題」章節修正。

每個 buffer 內，SF P/N、bias sink P/N、CMFB correction P/N 分別配對；三種器件不可任意共用 diffusion。各 buffer 的 CMFB error net 保持獨立。RR_div1/2 同 cell、同端點環境，單邊 CC_vcm_ff 需先完成電路決策。

Claude 提出的 NFIN=8,M=3 → NFIN=6,M=4，只有名義總 fin 數相同；接觸、擴散周長、寄生、應力與 PDK 的 M/nf 定義可能不同。若採用，視為 sizing / layout 改版，重新驗證 DC、AC、mismatch 及 LVS，而不視為自動等效。

Claude 電容陣列的獨立質心核對

重建自 Claude 圖 2-A；格點座標由 0 起算



群組	個數	質心 (x, y)
B6	64	(5.500, 5.500)
B5	32	(5.500, 5.500)
B4	16	(5.500, 5.500)
B3	8	(5.500, 5.500)
B2	4	(5.500, 5.500)
B1	2	(5.500, 5.500)
B0	1	(5.000, 5.000)
R	3	(5.667, 5.667)
d	14	(5.500, 5.500)

0-6：bit group；R：冗餘；d：內部 dummy；灰色外圈：52 dummy。

陣列中心 (5.5,5.5)。B0 的偏移 = (-0.5,-0.5) unit pitch；

R 的偏移 = (+1/6,+1/6) unit pitch。不可由此直接推定 DNL / INL。

依 Claude 第 4 頁格點重建：12×12 內含 130 個有效單元與 14 個內部 dummy，外圈再加 52 個 dummy。這是排法候選；未計算實際 bottom-plate routing、PEX、fill 或 DNL / INL。

核對結論：B1-B6 與內部 dummy 共中心；B0 與冗餘 R 各自不共中心。 兩者合在一起的平均中心不能取代各自 capacitance ratio 的誤差分析。「只剩 1 LSB 權重」不等於「已保證誤差小於 1 LSB」。

CDAC 與 passive 的落地方式

容值與陣列

原檔七個 bit 值合計 684.69fF；加 16.2fF 冗餘為 700.89fF。若採 64:32:16:8:4:2:1 加 3 個冗餘單元，130×5.39fF=700.70fF。需先決定 termination、冗餘權重及 switching scheme，才能正式固定單元數。[N]

B0 為奇數個、R 為三個的情況下，上頁候選只有部分 bit 嚴格共中心。可比較更小合法 unit、不同陣列拓樸或保留該圖但計入梯度；不任意增加半顆電容。相同 CDAC 核心可複用，但 bootstrap、比較器和 switching activity 對負載的差異必須留下。[R7, R8]

Unit cell 先行

先做一個 unit-cap 測試 cell：確認 DRC、兩端口連通、模型 / 抽取器的辨識方式、端點 C、對地 C、鄰近金屬與 shield 的耦合；再固定 pitch、dummy 與填充環境。若是 ideal C → PDK PCell，LVS 的 source 與 layout 必須使用相容表達。

自畫金屬電容不一定能被現有 LVS deck 辨識為器件。若 PDK 沒有認可的 MOM / MIM 流程，應使用已核准的 macro / 辨識流程，或明確記錄局部 black-box / filter 覆蓋缺口，另外驗證 connectivity 與抽取的完整 capacitance matrix；不能只忽略所有 C 就宣稱完整 LVS clean。

層次與 fill

採 local 層連器件、合適層引底板、低阻層引 top plate；具體 M 編號由 PDK 決定。上下 shield 必須有可靠回流，並將新增負載算入 matching / settling。把 MOM 疊在 integrator 上方也須先核對 PDK、LVS 辨識及耦合，不是必定節省面積的選項。

fill keepout 只能使用 deck / 流程允許的設定。無法全面禁 fill 時，要求對稱或可控 fill，完成後重抽 PEX。外圈 dummy 的接法依單元模型及抽取需求定義，不一律把上下板都短到 VSS。

面積推估只供比較

若使用 5.79234pF 的字面總值，假設 2 / 3 / 4fF/μm²，理想電容本體面積約 2896 / 1931 / 1448μm²。這是代數示例，不是 ASAP7 或實際 6nm / 7nm 已驗證密度；尚未包括 dummy、routing、shield、well、tap 與 spacing。

Routing 約束與金屬分工

網路 / 配對	放置及走線約束	可交給 PEX 的量測項
MAIN / FB top plates	pin 就近；同類金屬 / via；P/N 對稱；避開 clock 平行長段	總 C、對地 C、clock coupling、P/N ΔC 與 settling
net_vresp/n → DSM0/1	RT 旁分叉；兩支路相同拓樸及端點 pin access；禁止長 stub	Rbranch、Cbranch、工作相位下 Zload、跨通道擾動
net_fbp/n → summing R	FB 靠自己通道；對照 signal path 的 metal / via 環境	複數增益比、pole / phase 差異、reference droop
net_lf_inp/n、net_i1p/n	電阻、gm、積分 C 群聚；排除 clock corridor	reset / integration 時間常數、coupling、殘留記憶
VBIAS / local CMFB	bias 對稱分支、安靜屏蔽；local error loop 短	bias 噪聲、支路差、startup、CMFB PM 與 transient
REFP/REFN、VDD/VSS	足夠低阻主幹、合理 via 陣列及回流；就近去耦	IR/EM、reference switching current、code-dependent settling
CKDSM、CKRST、PHI	同 driver 類型、層次、via、slew / 負載；避免與 top plate 共通道	相對目標相位誤差、jitter、non-overlap、setup / hold

實作順序

先預留供電 / reference / clock 通道與 vias，再完成高阻 analog pair、buffer → summing、bias、最後一般控制線。高優先網路需搭配 pin access 與 reserved tracks；只有指定 matched length 容易造成繞路及寄生增加。

分離類比與數位的實體供電支路時，仍以 schematic net 為準。原檔只有 VDD/VSS，不可直接在 layout 改成互不連通的 AVDD/DVDD，而期望 LVS 自動接受。若要獨立供電，先新增正確介面與電路模型。

同線長不等於同 RC；同 RC 也不等於同 transfer function。元件輸入 C、切換狀態、回流以及 buffer 輸出阻抗都需一起量測。[R6, R8, R9]

LVS：先定義比對範圍，再追求 clean

交付物	必須定義的內容	不應用來捷徑處理的方式
Model mapping 表	source model → PDK device；D/G/S/B、Vt、L、nfin/nf/m、body、端點容限	只改 5nm / 7nm 名稱，或一律換 SLVT
Passive mapping 表	C/R 的 PCell、值 / 幾何、pin 順序、識別層及抽取方式	濾除全部 C/R，卻宣稱完整電路已比對
Hierarchy / pin 表	每個 subckt ports、global nets、well/tap、clock/control；刪除多餘 node	讓未接 port 靠 layout 名稱推測接線
Reduction 設定	並 / 串聯化簡、容差與支援參數；與 reference 版本一致	用寬鬆容差掩蓋 fin 或 connectivity 錯誤
局部排除清單	若 black-box，列出 cell、ports、未驗證器件與補償檢查	把 partial LVS 結果寫成 full LVS signoff

長通道或 IO 不可機械替換。 兩至三個最小 L 串聯 transistor 會增加內部節點並改變 gm、ro、headroom、body bias 與 transient；不等同於一個任意長 L 器件。普通 RVT 串聯也不能自動取得厚氧化層器件的額定端點電壓。

如果最終研究 PDK 不支持所需 analog passive / device，應把該區標成需重設計的功能 block，或明確縮小研究題目至 buffer / 小 tile 的 placement，不用忽略器件的方法保留原 ADC 性能宣稱。

分層驗證順序

單管 / unit cap / switch → buffer / comparator → 單一 CDAC tile → 單 DSM channel → 全系統。每層保留 source hash、layout hash、mapping / runset、error report；複製 cell 前先取得局部 DRC/LVS 結果。

原檔含 7 項 pin-count 不符及 63 項 single-terminal internal-net 候選。後者包含未使用輸出，不全是錯誤；各項需分類為 intentional、功能缺失或待處理，不能全部直接 tie-off。

DRC：讓配置階段就留足實體空間

檢查類別	placement 時先做什麼	驗證與記錄
Fin / gate / active	採合法 PCell、grid、orientation；匹配對的 end condition 一致	PDK device rule、gate cut、active termination、diffusion break
Well / tap / isolation	每區預留 taps / well enclosure；bulk net 先確認	spacing、well tie、ERC / 可靠性；不由 SF 名稱推定可 source-tied bulk
Contact / via / metal	pin access 與 via landing 預留；供電與 reference 納入 EM/IR 尺寸	min width/space/enclosure、via 規則、電流密度與壓降
Antenna	長 clock / bit bus 規畫換層與合法保護元件位置	antenna deck；新增 diode 後同步 schematic / LVS 及負載
Density / fill	電容與匹配對保留一致 fill 環境；keepout 需合規	fill 前後 DRC；填充後 PEX、coupling 與 mismatch 比較
多重曝光 / cut	依實際製程使用 patterning / color 約束	不可將 ASAP7 的層別或著色規則套給任意 6nm / 7nm

LDE 與 dummy

同樣的元件尺寸不代表同樣的 layout-dependent effects。優先匹配到 diffusion break、well edge、gate cut、tap、周圍 active 與金屬環境的距離，並由有支援的模型 / 工具量化。[R5, R6]

Claude 引用其他 FinFET 研究的電流下降百分比，可視為提醒 LDE 存在的文獻線索；未核對本 PDK 前，不將其當成本設計的固定修正量。

「連續 active」不能被解讀為三個獨立 buffer 的 diffusion 全部連通。各電氣 net 仍須隔離；diffusion sharing、break 與 dummy 只在 PDK 合法且 LVS 一致時採用。

完成條件： 使用指定版本 deck，對本次 layout 範圍完成 DRC；所有例外均需有實驗室核准依據。不得將 early / partial DRC 或未做 fill 的結果描述成最終全晶片驗證。

PEX 與後模擬：檢查真正的匹配

必須抽取與保存的資料

對主要 analog nets 保存 R、對地 C、coupling C；抽取精度 / reduction threshold 須足以保留數 fF unit 的敏感變化。比較 fill 前 / 後、不同 RC corners，並先用 unit-cap 或已知小 cell 交叉驗證抽取設定。[R9]

量測	方法	結果如何回饋 placement
RT / FB gain 與 phase	以相同 operating phase / 負載條件量測 A_RT(f)、A_FB0/1(f)；定義 E=A_FB/A_RT−1	調整負載、pin / wire geometry、driver；不是只把三條 top plate C 調成相同
P/N parasitic imbalance	各 pair 的 R、對地 C 與 aggressor coupling 分開列出	調整 route / via / shield / fill，不以單一總 C 掩蓋差異
settling / kickback	含實際 switch / clock 的 transient；量測有效決策時點的誤差	縮短敏感線、重排 comparator / switch、調整回流
CMFB / bias	保持 DC 條件的 loop stability 分析，搭配 startup / step / load-change	縮短局部回路、修正寄生 pole、調整 decap
clock / interleaving	量測接收端相對目標相位、slew、jitter；trim code 全範圍及 PVT	決定 branch buffer / DCDU / route；另查 output registers 時序
ADC 指標	功能完成後再做 DNL/INL、SNDR/SFDR、noise 與 Monte Carlo	把性能退化追溯到器件 mismatch、寄生或系統時序

不沿用的數字

248ps 是原檔對 DCDU 的估算，不是量測範圍；417ps 是 1/(4FS) 的算式，不能直接當作本 ADC 的 SFDR skew 門檻。兩通道可能有刻意相位差，應比對「對目標相位的誤差」，不是強迫同相。

單極 settling 可用 $\exp(-T/\tau)$ 當初步估算；例如誤差 1/8192 需 $T>9.01\tau$。但實際有效 T 要扣除 decision、reset、non-overlap、routing delay，且 slew / 多極點需模擬。上述式子是預算示例，不是規格已達標。

驗收的分工： DRC 檢查幾何；LVS 檢查指定範圍內與 schematic 的一致性；PEX 產生寄生模型；後模擬才判定性能是否滿足研究規格。[R9]

可向教授呈現的研究驗證設計

把「AI 說得合理」轉成可量測的比較

研究問題：對同一個已修正且固定的 netlist，加入匹配 / 敏感網路 placement 約束，是否降低繞線負擔、驗證返工及寄生造成的性能退化？在電路本身尚不能運作前，先不要比較 SNDR 改善。

方案	保持相同	改變項
L0：基本配置	同 schematic、PDK、device sizing、pin、router、RC corner、fill 規則	只保留基本合法性與連通需求
L1：整合配置	同上	加入三欄 matching region、局部高阻線、相同 cell 環境與 route matching
L2：替代 floorplan（固定電路）	同上	在同一固定電路版本內，改變宏區塊相鄰關係，檢查匹配與繞線的折衷

記錄表

幾何 / routing：總 wirelength、關鍵 nets wirelength、via 數、congestion / 不可繞通 nets、面積。驗證：DRC 違規分類、LVS opens/shorts / parameter mismatches、修復次數及人工時間。寄生 / 性能：ΔR、ΔC、coupling、RT/FB gain-phase error、settling、clock phase error。

若 routing 工具有隨機性，使用相同 seed 集合並報告重複實驗分布，不挑最好的一次。所有比較使用同一 coverage 的 LVS 與相同 PEX 設定；不能把「濾掉電容」與「完整比對電容」的 clean 結果直接排名。

建議里程碑

M0：PDK / 工具 / passive feasibility 確認。M1：修正 netlist 並通過單元功能。M2：unit-cap / buffer 的局部 DRC/LVS/PEX。M3：完成 L0/L1 的 placement / routing。M4：fill 後抽取與相同 testbench 比較。M5：彙整改善幅度、殘留違規與限制。

可先從「修正後 buffer + 實際負載」或單一 CDAC core 做可控研究，再擴大至 ADC。ALIGN 有 ASAP7 的公開實驗性介面與 OTA example，可作小規模探索；仍須確認目前工具鏈支援與獨立驗證，不將產生 layout 視為 signoff。[R10]

本次成果可作為 placement constraint specification 與風險清單。它尚不能作為「AI 已完成 6nm / 7nm 版圖」或「已提升 ADC 性能」的實驗結論。

本版 A/B/C 含不同架構假設。上表的「同一 netlist」比較應各自在 A、B 或 C 內執行；跨方案比較另列 RT / dummy / DCDU / 負載與功耗變更，不能算作純 placement 改善。

兩份報告的整合裁決

原建議 / 差異	整合版裁決	依據 / 條件
Claude 三個相同 tile；Codex 三個 buffer 模板	採三欄幾何思路；只對可匹配核心複用模板	MAIN bootstrap / 比較器與 FB 不同，完整 tile 不是相同 subckt
ASAP7 是專案現有 PDK	列候選，不寫成已確認	未收到實驗室 PDK；區分研究型與 foundry 流程
160×230μm 外框 / 固定金屬分層	移除硬尺寸；metal 改成角色分工	實際面積、層別、C density 尚未量測
NFIN×M 相同即可改成 ABBA	可研究，不能當作電氣等效替換	nf/m/nfin、LDE、contact、寄生需重新驗證
B0 與 R 搭配後誤差很小	只承認 B1-B6 共中心；B0/R 各自偏移	本次重算 B0=(5,5)、R=(5.667,5.667)
LVS 濾電容 / 用 black box	只可明確標示 partial coverage 並補做檢查	不能用排除器件取代完整 connectivity/value 驗證
長 L / IO 改 2-3 個 RVT 串聯	不列一般 mapping；需重新設計與模擬	串聯不保證 gm/ro、headroom、端點耐壓等效
CH0 新增 DCDU 固定中碼	本版 B/C 明確採為假設新增；A 保留原 clock 配置	量測兩路基準、PVT 與 trim；僅 CH1 可调不保證涵蓋正負 skew
RT 增 dummy 負載解決 mismatch	先算 Zload，不能預設加在 RT	RT 原先已驅動兩通道；可能使差距更大
整區禁止 fill / 所有 dummy 接地	改依 PDK 與抽取模型制定	density 合規、對稱 fill、shield 及 dummy electrical role
兩通道同輸入 = 無交錯	改列時序 / 架構待驗證	共用輸入本身不排除交錯操作
13 個輸出 DFF / 130CU=700.9fF	更正為 12 個；區分 700.89 與 700.70fF	原始 entries 與算術核對

未採納項目仍保留在附件原報告中，方便追溯，但不作為本整合版的建議。本文沒有直接照做來源文件中的命令、PDK 設定或修復指令。

參考資料與證據範圍（一）

[N] 原始電路。 SF_ResAmp_5nm7nm_fixed_v7.sp；top cell SF_RESBUF_12b_600MS。所有 L 行號及器件數據由此檔取得；完整 SHA-256 見 PDF 附件 static_audit.json。檔案未修改。

[C] 使用者提供的 Claude 報告。 《電路拆分與Placement建議.pdf》，9 頁。主來源：功能樹、三欄 floorplan、12×12 CDAC 候選、ASAP7 條件與連線稽核。本次逐頁閱讀與核對；其未驗證敘述不自動升格為文獻證據。

[G] 先前 Codex 報告。 SF_Residue_Placement_Review.pdf，15 頁。主來源：netlist 行號稽核、短敏感線、PDK 條件、routing / 驗證順序及上下通道替代圖。本次補入 Claude 資料並重新裁決；兩份原 PDF 均嵌為附件。

[R1] ASAP7 官方公開儲存庫。 ASAP7 PDK and Cell Libraries。2026-09-23 查閱。核實公開版本、DRM / 安裝文件位置及 Calibre decks 需另行取得。不能據此聲稱本地已安裝完整 PDK。

[R2] ASAP7 Calibre 使用說明。 Calibre_Usage_Instructions.txt。核實文件所記錄的工具版本相容性與 runset 分工；不替代本地相容性測試。

[R3] TSMC，N7/N6 平台。 DCE Platform - N7/N6 Technology。僅用於官方 N6/N7 相容與遷移背景，不提供本設計 legal dimensions。

[R4] ISSCC 2021，10.5。 *A 12b 600MS/s Pipelined SAR and 2x-Interleaved Incremental Delta-Sigma ADC with Source-Follower-Based Residue-Transfer Scheme in 7nm FinFET*。DOI:10.1109/ISSCC42613.2021.9366051。前次 Scite 確認書目；本次未取得原論文全文。不使用 Claude 提及的「專案檔」來推定已讀全文，也不認證 netlist 等同論文電路。

[R5] Wu et al., ISPD 2015。 *Common-Centroid FinFET Placement Considering the Impact of Gate Misalignment*。作者機構摘要；DOI:10.1145/2717764.2717769。支持 FinFET placement 必須考慮方向與 mismatch；不意味任意鏡像禁止或 ABBA 保證抵消所有 LDE。

[R6] Wu et al., TODAES 2016。 *Parasitic-Aware Common-Centroid FinFET Placement and Routing for Current-Ratio Matching*。作者機構摘要；DOI:10.1145/2856031。支持 placement 與互連寄生一起評估；不提供本 PDK 的 mismatch 數值。

參考資料（二）與實驗交付清單

[R7] Lin et al., IEEE TCAD 2012。 *Mismatch-Aware Common-Centroid Placement for Arbitrary-Ratio Capacitor Arrays Considering Dummy Capacitors*。作者機構摘要；DOI:10.1109/TCAD.2012.2204993。用於共中心、分散度及 dummy 的設計背景；不代表 Claude 的格點已依其完整演算法最佳化。

[R8] Lin et al., IEEE TCAD 2013。 *Common-centroid capacitor layout generation considering device matching and parasitic minimization*。作者機構摘要；DOI:10.1109/TCAD.2012.2226457。支持電容匹配需同時處理 routing parasitics。

[R9] Siemens EDA 官方資料。 Calibre Circuit Verification；Parasitic Extraction for Accurate Signal Integrity Analysis。支持 LVS、PEX 與後模擬的分工，非本製程 rule deck。

[R10] ALIGN-analoglayout。 ALIGN-pdk-asap7。公開倉庫提供 ASAP7 支援工作及示例。僅列為探索工具，不保證本 ADC 可直接輸入即產生完整可驗證 layout。

[R11] Kwon et al., IEEE TCAS-II 2025。 *A 10-Bit 500-MS/s Pipelined SAR ADC With Feedback Factor Compensation in 6-nm FinFET*。作者機構摘要；DOI:10.1109/TCSII.2025.3554297。確認有 6nm ADC 研究；其 inverter-based residue amplifier / negative-C 補償與本草案不同。未讀全文，不採信具體 MOM 疊層歸因。

延伸來源保留但未用來定數值： Claude 所引 Goyal VLSID 2023、Rossoni LDE 2025、Razavi StrongARM 2015 與 ASIC North 實務文章，詳見附件原報告。原檔中的 GIDL 門檻、LDE 百分比、ring-osc 頻率與製程尺寸，未在本次核實為本 PDK 規則。

研究助理下一階段的交付項

① PDK / 工具 / deck 版本表；② 修正後可模擬 netlist 與變更紀錄；③ unit-cap / buffer 測試 cell；④ placement 約束與 pin 表；⑤ L0/L1 routing、DRC/LVS coverage、PEX / 後模擬比較表；⑥ 殘留風險與例外。各項目前均屬下一階段工作，不能在本報告中標記為已完成驗證。

附錄 A | 23 個 subcircuit 的直接定義盤點

下表為每個定義內的直接 entries，未展開子階層；與「電路拆分與數量核對」中的全系統 1,215 MOS 統計不同。詳細 ports / 全部靜態候選項見 PDF 附件 CSV、JSON 與原 Codex 報告。

Subcircuit	行號	Ports	M	X	R	C
INV_7N	376	4	2	0	0	0
INV_7N_X2	381	4	2	0	0	0
INV_7N_X4	386	4	2	0	0	0
NAND2_7N	391	5	4	0	0	0
NOR2_7N	398	5	4	0	0	0
TG_7N	409	6	2	0	0	0
DFF_7N	419	6	0	9	0	0
CDAC_SW_5N	460	8	8	3	0	0
Bootstrap_SW_5N	516	5	6	1	2	1
CDAC_7B_7N	549	16	0	16	0	16
COMP_DYN_7N	607	7	9	0	0	0
COMP_DUMMY_7N	626	5	9	0	0	0
SAR_ASYNC_7N	648	13	0	8	0	0
ASC_CLK_GEN_7N	692	18	0	15	0	7
RT_BUF_SF_7N	763	7	8	0	3	3
FB_BUF_SF_7N	838	7	8	0	3	3
DSM_INTG_GMC_7N	879	9	12	0	0	8
DSM_QUANT_7N	918	9	0	4	0	0
CDAC_FB_REPLICA_7N	938	14	0	14	0	16
CT_DSM_CHANNEL_7N	992	18	1	4	4	0
BIAS_GEN_7N	1025	4	5	0	1	1
DCDU_7N	1096	9	0	2	0	5
SF_RESBUF_12b_600MS	1162	44	0	24	0	0

盤點口徑：M=直接 MOS entries；X=子電路 instances；R/C=理想元件 entries。M / nf / nfin 的實體意義需由 PDK mapping 定義。這張表供階層拆分與版本核對，不作實體尺寸或功耗估計。